# ANALOG-DIGITAL CONVERTER

Publication number: JP59202724 (A)
Publication date: 1984-11-16

Inventor(s): NISHITARUMI TAKESHI

Applicant(s): HITACHI LTD

Classification:


- international: H03M1/52; H03M1/50; (IPC1-7): H03K13/20


- European: H03M1/52

**Application number:** JP19830077052 19830430 **Priority number(s):** JP19830077052 19830430

# Abstract of JP 59202724 (A)

PURPOSE:To offer a double integral type A/D converter which is capable of raising a resolution in proportion to the number of times of addition by adding continued A/D-converted values. CONSTITUTION:S1 and S2 of a switch 3 are turned off in advance, and first of all, S1 is turned on by a command of a control logical circuit 6, and an analog input Vin is integrated. An output V4 of an integrator 4 increases in the negative direction by an inclination corresponding to the magnitude of Vin. After fixed intervals of time, S1 is turned off, S2 is turned on, and this time, the integrator 4 is integrated in the opposite direction at a prescribed inclination by a reference voltage -Vref. A comparator 5 compares V4 with zero potential, and when it reaches the zero potential, the output is inverted.; When V4 is inverted and becomes "L", the control logical circuit 6 outputs a signal for turning off S2. In this case, turning-on and -off of S2 are executed in synchronization with a clock pulse by a synchronizing circuit 7, therefore, in case when a point reaching the zero potential exists between a clock pulse CP1 and CP2, turning-off of S2 is extended to the CP2 point, and the remainder of the conversion in the CP1 point is moved in parallel to the CP2 point as it is.





Data supplied from the **esp@cenet** database — Worldwide

# ⑨ 日本国特許庁 (JP)

⑪特許出願公開

# ⑩ 公開特許公報 (A)

昭59-202724

⑤Int. Cl.<sup>3</sup> H 03 K 13/20 識別記号 101 庁内整理番号 7530─5 J ❸公開 昭和59年(1984)11月16日

発明の数 1 審査請求 未請求

(全 4 頁)

**匈アナログ・デイジタル変換器** 

②)特

願 昭58-77052

22出

願 昭58(1983) 4月30日

⑫発 明 者 西垂水剛

勝田市市毛882番地株式会社日

立製作所那珂工場內

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁

目6番地

個代 理 人 弁理士 高橋明夫

外3名

# 明 細 書

発明の名称 アナログ・デイジタル変換器 特許請求の範囲

1. アナログ入力と基準電圧とを交互に切換える スイツチ手段と、該スイツチ手段により切換えら れた入力電圧を積分する積分器と、該積分器の積 分出力と一定電位を比較する比較器と、ゲート回 路にデイジタル値の計数に用いるクロツクパルス を出力するクロックパルス発生器と、比較器出力 を取り込み前記スイツチ手段を所定のタイミング でオン・オフ制御するための制御信号をスイッチ 手段に出力し且つゲート回路に計数時間制御信号 を出力する論理制御回路とを有する二重積分形ア ナログ・デイジタル変換器において、制御論理回 路の制御信号を受けたときにクロツクパルスに同 期して前記スイツチ手段をオン・オフ制御するた めの信号をスイッチ手段に出力する同期化回路を、 該スイツチ手段と制御論理回路との間に設けたと とを特徴とするアナログ・ディジタル変換器。

発明の詳細な説明

# [発明の利用分野]

本発明は、二重積分形アナログ・デイジタル (A/D)変換器に関するものである。

#### [発明の背景]

一般に二重積分形A/D変換器では、先ず、積分器をリセットし、その出力を一定電位にした後、アナログ入力を一定時間積分し、次にアナログ入力とは逆極性の基準電圧により、逆方向に積分する。この逆積分は、積分器の出力が、ある一定の電位に達するまで続けられる。このように、常に一定の電位から交換が開始され、また一定の電位で終了しているため、変換の余り、即ち、1カウントに満たずディジタル量に変換できなかつたアナログ量は、積分器に保持されず、毎回捨てられていた。従つて、各変換値は量子化され、連続した変換値を加算しても分解能を上げることができなかつた。

## 〔発明の目的〕

本発明の目的は、連続したA/D変換値を加算 することにより、加算回数に比例して分解能を上 げることのできる二重積分形 A / D 変換器を提供 することにある。

#### 〔発明の概要〕

本発明は、二重積分形A/D変換器において、アナログ入力と基準電圧を交互に切換えて積分器に導くスイッチ手段のオン・オフ制御を行なう制御監理回路の制御信号を受けたときにクロックが制御に関連の制御にあるための信号をスイッチ手段に出力するものである。即は、で設けたことを特徴とするものである。即は、ででである。とによって、A/D変換のには、カウントに満たずデイジタル値になれる。 換されなかったアナログ量が、積分器に保持され、次の変換に繰り込まれる。

従つて、連続した変換値(デイジタル値)を加算するととにより、加算個数に比例して分解能を上げるととができるものである。

#### 〔発明の実施例〕

のオン・オフ制御信号を出力するほか、クロツク パルス発生器8から出力されるクロックパルスの 計数時間を制御する信号を出力する。クロツクバ ルスの計数時間は、逆積分が開始されてから、積 分器4の出力V。がゼロ電位を横切るまでの時間 である。同期化回路7は制御論理回路6からのス イッチ3のS, S2のオン,オフ制御信号を受 け、とれをクロックパルスに同期してスイツチ3 のS1,S2を制御する。このクロックパルスは、 前述の同期化回路7亿入力されるとともに、AND 回路9の一方の入力端に入力される。AND回路 9の他の入力端には、制御論理回路6からの計数 時間信号 V 6 2 が入力される。この信号が"H"の ときのみクロツクパルスは、AND回路9を経て、 カウンタ回路10に伝達される。カウンタ回路 10は、このクロツクパルスをカウントし、カウ ント値を出力端11から出力する。

このように構成された二重積分形A/D変換器の一連の動作を第2図のダイミングチャートを参照して説明する。

本発明の一実施例を図面によつて説明する。第 1図に本発明に係るA/D変換器の一実施例の構成を示す。

同図において、1はアナログ入力 Vinが印加 される入力端子で、2は基準電圧端子で、アナロ グ入力 Vin と逆極性の基準電圧 (- V ref) が印加される。スイツチ3のS」、S2は制御信 号により、これらアナログ入力 Vin、 基準 電圧 (ーV ref)を交互に切換え積分器へ導く。これ らのスイツチとしては、高速でオン抵抗の小さな アナログスイツチが用いられる。演算増幅器AMP を抵抗Rと積分コンデンサCから成る積分器4は、 スイツチ3の81,82を介して、入力されるア ナログ入力 Vin あるいは基準電圧(-Vref) を積分する。この積分器の出力 V。 は比較器 5 の 反転入力端子に入力される。比較器5の他の入力 端はゼロ電位に固定される。従つて、積分器4の 出力V。がゼロを横切る度に比較器5の出力V。 は反転する。制御論理回路6は、との比較器5の 出力Vs を監視しながら、スイッチ3のS1,S2

予め、スイツチ3のSi,S2 をオフにしてお く。まず、制御論理回路6の指令で、スイツチ3 の Sı をオンにし、アナログ入力 Vin を積分す る。積分器4の出力V。は、アナログ入力Vin の大きさに対応した傾斜で負方向に増大する。一 定時間後、スイツチ3のSiをオフ、スイツチ3 のS2をオンにし、今度は基準電圧(-Vref) にて、一定の傾斜で積分器 4 を逆方向に積分する。 比較器5では、積分器4の出力♡,をゼロ電位と 比較しており、とれがゼロ電位に達すると出力を 反転する。この比較器4の出力Ⅴ4が反転して "L"になると、制御論理回路6では、スイツチ 3の82をオフにする信号を出す。このとき、ス イッチ3の82のオン・オフは同期化回路7によ り、クロックパルスに同期して行なわれるので、 第3図の拡大図に示すように、積分器4の出力Ⅴ₄ がゼロ電位に達する点が、クロックパルス CP<sub>1</sub> とCP2 の間にあるような場合、 スイツチ3の S。のオフはCP。点まで延ばされる。クロック パルスの計数時間は逆積分開始から積分器4の出

カV・がゼロ電位に達するまでの時間であるが、 CPI点ではすでにクロックバルス計数は終了してかり、カウンタ回路10のカウンタ値は確定している。従つて、CPI点における積分器4の出力電圧Va、Vb、Vcは、変換の余り、即ち、 1カウンタに満たずデイジタル値に変換されなかつたアナログ量である。

第3図において、(a)は変換の余りが、ほとんどゼロに近い場合であり、(c)は変換の余りが、1カウント分に近い場合がある。

このように、スイッチ3のオン・オフをクロックに同期して行なうことにより、CP1点における変換の余りが、そのままCP2点に平行移動される。そして、この平行移動された電位からの次の変換が開始されるので、変換の余りが積分器4に保持され、次の変換に繰込まれる。


# 〔発明の効果〕

本発明によれば、連続したA/D変換値(デイジタル値)を加算することにより、加算個数に比例して分解能を上げることができる。


# 図面の簡単な説明

第1図は本発明に係るA/D変換器一実施例の 構成を示す回路図、第2図は第1図に示したA/D 変換器の動作状態を示すタイミングチャート、第 3図は第2図における積分器4の出力とクロック パルスV®の関係を示す部分的拡大図である。 3 …スイッチ、4 …積分器、5 …比較器、6 …制 御論理回路、7 …同期化回路、8 …クロックパル ス発生器、9 … AND回路、10 …カウンタ回路。 代理人 弁理士 高橋明夫

第1回



第2回



第 3 図

